您好,登录后才能下订单哦!
makefile描述规则:
target...:prerequisites...
command...
其中target为目标文件,prerequisites为依赖文件,command为生成规则
“-”号:
在makefile命令前加一个减号,表示不管命令是否出错,都继续执行后面的操作
自动化变量:
$@表示规则中目标集合;
$<表示规则中首个依赖文件(the first prerequisite);
$?表示规则中所有被改变过的依赖文件;
$^表示所有依赖文件集合。
$+类似$^,但保留了依赖文件中重复出现的文件,主要用于程序链接时库交叉引用的场合。
参见http://www.2cto.com/os/201302/191344.html
override指示符
override为了防止命令行变量定义的值替代Makefile中变量定义的值。需要在Makefile中使用指示符“override”来声明这个变量,语法为
override<variable>=<value>
override <variable>:=<value>
举例:假定Makefile为
.PHONY: all override foo = x all: @echo "foo = $(foo)"
执行make -f Makefile foo=abc
输出为 foo = x,去掉override,输出为 foo=abc。
部分函数
字符串替换函数subst:$(subst <from>,<to>,<text>)
将字串<text>中的<from>字符串替换成<to>,返回被替换过后的字符串。
函数shell:运行shell命令
参数为操作系统Shell的命令,将执行shell命令后的输出作为函数返回。
@echo:显示命令
参见《跟我一起写makefile》
免责声明:本站发布的内容(图片、视频和文字)以原创、转载和分享为主,文章观点不代表本网站立场,如果涉及侵权请联系站长邮箱:is@yisu.com进行举报,并提供相关证据,一经查实,将立刻删除涉嫌侵权内容。