您好,登录后才能下订单哦!
1、概述
本篇文档主要介绍IMX6UL平台上基于SylixOS集成开发环境中GIC通用中断控制器的实现流程和方法。
2、GIC控制器基地址获取
GIC控制器基地址通过调用armPrivatePeriphBaseGet函数获得。如图 2.1所示,Ctrl+h局搜索armPrivatePeriphBaseGet函数,搜索结果如图 2.2所示。
图 2.1全局搜索armPrivatePeriphBaseGet函数
图 2.2 armPrivatePeriphBaseGet函数搜索结果
参考DDI0464F_cortex_a7_mpcore_r0p5_trm.pdf手册,该指令将协处理器 P15 的寄存器中的数据传送到 ARM处理器寄存器R0中,最终通过armPrivatePeriphBaseGet函数获取。如图 2.3和图 2.4所示。
图 2.3 CP15协处理器操作码
图 2.4 CP15读取基地址指令
注:MRC指令的格式为:
MRC{条件}协处理器编码,协处理器操作码1,目的寄存器,源寄存器1,源寄存器2,协处理器操作码2。
MRC指令用于将协处理器寄存器中的数据传送到ARM处理器寄存器中,若协处理器不能成功完成操作,则产生未定义指令异常。其中协处理器操作码1和协处理器操作码2为协处理器将要执行的操作,目的寄存器为ARM处理器的寄存器,源寄存器1和源寄存器2均为协处理器的寄存器。
指令示例:
MRC P3, 3, R0, C4, C5, 6;该指令将协处理器 P3的寄存器中的数据传送到 ARM处理器寄存器中。
3、GIC控制器结构体说明
GIC控制器中分发器端寄存器结构体定义如图 3.1所示,CPU接口端结构体定义如图 3.2所示。
图 3.1分发器端寄存器结构体定义
图 3.2 CPU接口端结构体定义
4、GIC相关函数实现
4.1 GIC控制器初始化
4.1.1分发器初始化
对distributor结构体中成员进行操作,关闭所有pending中断并禁能所有中断,同时将所有中断设置为安全模式。具体实现如程序清单 4.1所示。
程序清单 4.1分发器初始化
VOID armGicInit (VOID) { REGISTER GIC_DISTRIBUTOR_REG *pDistributor = armGicIntDistributorGet(); REGISTER INT iCnt; armGicEnable(LW_FALSE); /* First disable the distributor */ for (iCnt = 0; iCnt < GIC_INT_NUM; iCnt++) { /* Clear all pending interrupts */ write32(~0, (addr_t)&pDistributor->uiICPENDRn[iCnt]); } for (iCnt = 0; iCnt < GIC_INT_NUM; iCnt++) { /* Disable all interrupts. */ write32(~0, (addr_t)&pDistributor->uiICENABLERn[iCnt]); } for (iCnt = 0; iCnt < GIC_INT_GRP_NUM; iCnt++) { /* Set all interrupts to secure */ write32(0, (addr_t)&pDistributor->uiIGROUPRn[iCnt]); } armGicEnable(LW_TRUE); /* Now enable the distributor */ }
4.1.2 CPU 接口初始化
对cpu interface端结构体成员进行操作,设置当前 CPU的优先级掩码255,禁止中断抢占,并使能当前 CPU到 GIC的接口。具体实现如程序清单 4.2所示。
程序清单 4.2 CPU接口初始化
VOID armGicCpuInit (BOOL bPreemption, UINT32 uiPriority) { REGISTER GIC_CPU_INTERFACE_REGS *pInterface = armGicCpuInterfaceGet(); armGicCpuPriorityMaskSet(uiPriority); /* Init the GIC CPU interface */ if (bPreemption) { /* * Enable preemption. */ write32(GIC_CPU_INTERFACE_PREEM_EN, (addr_t)&pInterface->uiBPR); } else { /* * Disable preemption. */ write32(GIC_CPU_INTERFACE_PREEM_DISEN, (addr_t)&pInterface->uiBPR); } armGicCpuEnable(LW_TRUE); /* Enable signaling the CPU */ }
4.2 中断向量基地址设置
如图 4.1和图 4.2所示,Ctrl+h全局搜索armVectorBaseAddrSet函数。
图 4.1全局搜索armVectorBaseAddrSet函数
图 4.2 armVectorBaseAddrSet函数搜索结果
参照DDI0464F_cortex_a7_mpcore_r0p5_trm.pdf手册,如图 4.3所示。
图 4.3中断向量基地址介绍
根据提示,再参照DDI0406C_C_arm_architecture_reference_manual.pdf手册如下图 4.4所示。
图 4.4中断向量基地址说明
可知该寄存器保存的是中断向量表基址参照bspMap.h文件,中断向量表物理地址即为BSP_CFG_RAM_BASE(0x80000000)。
4.3实现系统中断控制器
系统上电的过程中需要初始化中断处理器,否则后续使用到中断的程序都不能正常运行。
从startup.S中可以看到如图 4.5所示,系统只响应了irq中断,对fiq中断不做处理。
图 4.5 irq中断入口地址
关于中断需实现函数如图 4.6所示。
图 4.6函数列表
4.4中断服务程序
通过读取硬件寄存器,得到当前产生的中断向量号,调用系统接口archIntHandle进行处理,处理完成后,通知GIC中断已经处理完成。
4.4.1读取寄存器GICC_IAR获取中断号,如程序清单 4.3所示。
程序清单 4.3获取中断号
UINT32 armGicIrqReadAck (VOID) { REGISTER GIC_CPU_INTERFACE_REGS *pInterface = armGicCpuInterfaceGet(); return (read32((addr_t)&pInterface->uiIAR)); }
4.4.2向GICC_EOIR写入中断号,通知GIC该中断处理完成,如程序清单 4.4所示。
程序清单 4.4通知GIC该中断处理完成
VOID armGicIrqWriteDone (UINT32 uiIrqID) { REGISTER GIC_CPU_INTERFACE_REGS *pInterface = armGicCpuInterfaceGet(); write32(uiIrqID, (addr_t)&pInterface->uiEOIR); }
4.5使能指定中断
通过设置硬件寄存器,使能指定的中断向量。具体实现如程序清单 4.5所示。
程序清单 4.5使能指定中断
VOID armGicIntVecterEnable (ULONG ulVector, BOOL bSecurity, ULONG ulPriority, ULONG uiCpuMask) { armGicIrqEnable(ulVector, LW_FALSE); armGicIrqSecuritySet(ulVector, bSecurity); armGicIrqPrioritySet(ulVector, ulPriority); armGicIrqTargetSet(ulVector, GIC_CPU_MASK, LW_FALSE); armGicIrqTargetSet(ulVector, uiCpuMask, LW_TRUE); armGicIrqEnable(ulVector, LW_TRUE); }
注:由于imx6ul是单核处理器,理论上是不需要进行目标CPU选择的,但由于使用了GIC中断控制器,所以需给其目标寄存器组配置为0,即默认选择CPU0。
4.6禁能指定中断
通过设置硬件寄存器,禁能指定中断。具体实现如程序清单 4.6所示。
程序清单 4.6禁能指定中断
VOID armGicIntVecterDisable (ULONG ulVector) { armGicIrqEnable(ulVector, LW_FALSE); armGicIrqTargetSet(ulVector, GIC_CPU_MASK, LW_FALSE); }
4.7判断中断是否使能
通过读取硬件寄存器,检查指定的中断向量是否使能。具体实现如程序清单 4.7所示。
程序清单 4.7判断指定中断向量是否使能
BOOL armGicIrqIsEnable (UINT32 uiIrqID) { REGISTER GIC_DISTRIBUTOR_REG *pDistributor = armGicIntDistributorGet(); REGISTER UINT32 uiReg = armGicIntRegOffsGet(uiIrqID); REGISTER UINT32 uiMask = armGicIntBitMaskGet(uiIrqID); return ((read32((addr_t)&pDistributor->uiICENABLERn[uiReg]) & uiMask) ? LW_TRUE : LW_FALSE); }
4.8获取/设置中断优先级
该项由工程默认生成,未实现,如程序清单 4.8所示。
程序清单 4.8获取/设置中断优先级
ULONG bspIntVectorSetPriority (ULONG ulVector, UINT uiPrio) { return (ERROR_NONE); } ULONG bspIntVectorGetPriority (ULONG ulVector, UINT *puiPrio) { *puiPrio = 0; return (ERROR_NONE); }
4.9获取/设置中断目标CPU
由于imx6ul为单核处理器,虽然用到了GIC通用中断控制器,但默认给其选择CPU0。
在bsplib.c中具体实现如程序清单 4.9所示。
程序清单 4.9获取/设置中断目标CPU
ULONG bspIntVectorSetTarget (ULONG ulVector, size_t stSize, const PLW_CLASS_CPUSET pcpuset) { return (ERROR_NONE); } ULONG bspIntVectorGetTarget (ULONG ulVector, size_t stSize, PLW_CLASS_CPUSET pcpuset) { LW_CPU_ZERO(pcpuset); LW_CPU_SET(0, pcpuset); return (ERROR_NONE); }
5、填充bsplib.c中断相关内容
将对应的函数功能添加到bspLib.c中,如程序清单 5.1所示。
程序清单 5.1 bspLib.c中断相关填充
/********************************************************************************************************* 中断相关 *********************************************************************************************************/ VOID bspIntInit (VOID) { armGicInit(); /* * 能够传递到当前 CPU 的中断的最低优先级(255 表示所有中断) */ armGicCpuInit(LW_FALSE, 255); armVectorBaseAddrSet(BSP_CFG_RAM_BASE); }
VOID bspIntHandle (VOID) { REGISTER UINT32 uiAck = armGicIrqReadAck(); REGISTER UINT32 uiSourceCpu = (uiAck >> 10) & 0x7; REGISTER UINT32 uiVector = uiAck & 0x1FF; (VOID)uiSourceCpu; archIntHandle((ULONG)uiVector, LW_FALSE); armGicIrqWriteDone(uiAck); }
VOID bspIntVectorEnable (ULONG ulVector) { /* * 1 << 0 : 目标CPU为CPU0 */ armGicIntVecterEnable(ulVector, LW_FALSE, ARM_DEFAULT_INT_PRIORITY, 1 << 0); }
VOID bspIntVectorDisable (ULONG ulVector) { armGicIntVecterDisable(ulVector); }
BOOL bspIntVectorIsEnable (ULONG ulVector) { return (armGicIrqIsEnable(ulVector) ? LW_TRUE : LW_FALSE); }
ULONG bspIntVectorSetPriority (ULONG ulVector, UINT uiPrio) { return (ERROR_NONE); }
ULONG bspIntVectorGetPriority (ULONG ulVector, UINT *puiPrio) { *puiPrio = 0; return (ERROR_NONE); }
ULONG bspIntVectorSetTarget (ULONG ulVector, size_t stSize, const PLW_CLASS_CPUSET pcpuset) { return (ERROR_NONE); }
ULONG bspIntVectorGetTarget (ULONG ulVector, size_t stSize, PLW_CLASS_CPUSET pcpuset) { LW_CPU_ZERO(pcpuset); LW_CPU_SET(0, pcpuset); return (ERROR_NONE); }
至此,与中断控制器相关的内容填充完毕,之后在驱动中使用API_InterVectorConnect连接中断服务程序和中断号,使用API_InterVectorEnable使能中断等操作时就可以正常产生中断,并进入驱动对应的中断服务程序中了。
6、参考资料
文档类:
1. gic_architecture_specification.pdf
2. DDI0471B_gic400_r0p1_trm.pdf
3. IHI 0048B, ARM Generic Interrupt Controller Architecture Specification, Ver 2.0.pdf
网址链接:
1.http://www.wowotech.NET/linux_kenrel/gic_driver.html
2. http://blog.csdn.Net/velanjun/article/details/8757862
3. http://www.ibm.com/developerworks/cn/linux/l-cn-linuxkernelint/index.html
免责声明:本站发布的内容(图片、视频和文字)以原创、转载和分享为主,文章观点不代表本网站立场,如果涉及侵权请联系站长邮箱:is@yisu.com进行举报,并提供相关证据,一经查实,将立刻删除涉嫌侵权内容。