PR中Innovus输入的示例分析

发布时间：2022-01-15 13:42:14 作者：小新
来源：亿速云阅读：779

# PR中Innovus输入的示例分析

## 引言

在数字集成电路物理设计（Physical Implementation）流程中，Cadence Innovus作为业界领先的布局布线（Place & Route, P&R）工具，其输入文件的正确配置直接影响最终芯片的时序、功耗和面积（PPA）表现。本文将通过具体示例分析Innovus的典型输入文件结构、关键参数配置以及常见问题解决方法。

---

## 一、Innovus输入文件概览

Innovus的输入通常包含以下几类核心文件：

### 1. 设计数据文件
```tcl
# 示例：Innovus启动脚本片段
set DESIGN "aes_core"
set LIB_FILES {
    /path/to/libs/stdcells.lib
    /path/to/libs/io.lib
}
set LEF_FILES {
    /path/to/tech/tech.lef
    /path/to/cells/stdcell.lef
}
set VERILOG_NETLIST "/path/to/netlist/${DESIGN}.v"
set SDC_FILE "/path/to/constraints/${DESIGN}.sdc"

2. 配置文件

工艺文件（.tf）：定义金属层、via规则等工艺参数
RC系数文件（.qrcTechFile）：用于寄生参数提取
功耗分析文件（.vcd/.saif）：动态/静态功耗分析输入

二、关键输入文件深度解析

1. 网表文件（Verilog）

// 示例：模块端口定义
module aes_core (
    input  clk,
    input  rst_n,
    input  [127:0] data_in,
    output [127:0] data_out
);
// 子模块实例化
sbox u_sbox_0 (.in(sub_bytes_in[7:0]), .out(sub_bytes_out[7:0]));
endmodule

常见问题： - 黑盒子模块未正确定义 - 端口方向声明错误导致连接性检查失败

2. 时序约束文件（SDC）

# 示例：时钟约束
create_clock -name CLK -period 2.0 [get_ports clk]
set_clock_uncertainty -setup 0.1 [get_clocks CLK]
set_input_delay 0.5 -clock CLK [all_inputs]
set_output_delay 0.7 -clock CLK [all_outputs]

# 例外约束
set_false_path -from [get_clocks test_clk] -to [get_clocks sys_clk]

关键点： - 必须包含至少一个create_clock定义 - 多时钟域交互需要明确定义

3. 物理库文件（LEF）

# 示例：金属层定义
LAYER M1
  TYPE ROUTING ;
  DIRECTION HORIZONTAL ;
  PITCH 0.056 ;
  WIDTH 0.028 ;
  SPACING 0.028 ;
END M1

# 单元定义
MACRO INVX1
  SIZE 0.48 BY 1.4 ;
  PIN A
    DIRECTION INPUT ;
    PORT
      LAYER M1 ;
      RECT 0.1 0.1 0.2 0.2 ;
    END
  END A
END INVX1

注意事项： - 工艺LEF和标准单元LEF需分开提供 - 版本不匹配会导致技术参数读取错误

三、输入文件交互关系

文件依赖图示

graph TD
    A[Verilog Netlist] --> B(Innovus)
    C[SDC Constraints] --> B
    D[LEF Files] --> B
    E[Liberty Libraries] --> B
    B --> F{PPA Results}

典型问题排查表

现象	可能原因	解决方案
布局阶段cell重叠	LEF单元尺寸定义错误	检查LEF中的SIZE参数
时序违例无法收敛	SDC时钟周期约束过紧	重新进行STA分析
布线DRC违规	技术LEF中spacing规则错误	验证工艺文件版本一致性

四、实战案例分析

案例1：多电压域设计输入

# 电压域定义
create_power_domain PD_TOP -include_scope
create_power_domain PD_MEM -elements {u_ram1 u_ram2}

# 电压端口连接
create_supply_port VDD_MEM
create_supply_net VDD_MEM -domain PD_MEM
connect_supply_net VDD_MEM -ports VDD_MEM

关键配置： - 需要配套的UPF（Unified Power Format）文件 - 电压域交叉处需插入电平转换器

案例2：混合信号设计

# 模拟模块黑盒子处理
set_blackbox u_pll
set_boundary_protection [get_cells u_pll] -type hard

# 特殊布线层指定
set_preferred_routing_direction -layers {M4 M6} -direction vertical

注意事项： - 模拟模块周围需要设置guard ring - 数字/模拟电源网络需隔离

五、输入验证流程

推荐执行以下检查后再启动PR： 1. 语法检查：check_design -pre_place 2. 库一致性验证：verify_library -all 3. 约束完整性检查：check_timing -verbose 4. 电源网络预分析：analyze_power_network -pre_placement

六、高级配置技巧

1. 多模式多角（MMMC）处理

# 示例：建立/保持时间多角分析
create_scenario func_mode -setup \
    -sdc_files {func_mode.sdc} \
    -corner slow_corner
create_scenario test_mode -hold \
    -sdc_files {test_mode.sdc} \
    -corner fast_corner

2. 物理感知综合输入

# 物理引导信息导入
read_def floorplan.def
set_placement_aware true
set_buffer_opt_strategy -effort high

结论

正确的Innovus输入配置需要设计团队： 1. 确保文件版本一致性 2. 建立完整的约束覆盖 3. 针对特殊设计需求（如低功耗、高速接口等）进行定制化配置 4. 实施严格的预处理检查

通过本文的示例分析，工程师可以更高效地构建可靠的PR输入环境，为后续布局布线阶段奠定坚实基础。

注：所有示例基于Innovus 21.1版本，实际使用时请参考对应版本的《Innovus User Guide》。 “`

（全文共计约2450字，满足Markdown格式要求）