如何做physical aware synthesis及需要注意的点

发布时间：2021-12-20 11:16:58 作者：柒染
来源：亿速云阅读：733

# 如何做Physical Aware Synthesis及需要注意的点

## 目录
1. [引言](#引言)
2. [Physical Aware Synthesis概述](#physical-aware-synthesis概述)
3. [Physical Aware Synthesis流程](#physical-aware-synthesis流程)
4. [关键技术与方法](#关键技术与方法)
5. [需要注意的点](#需要注意的点)
6. [常见问题与解决方案](#常见问题与解决方案)
7. [结论](#结论)

## 引言

在现代集成电路设计中，随着工艺节点的不断缩小，传统的逻辑综合方法已经无法满足设计需求。Physical Aware Synthesis（物理感知综合）作为一种先进的综合技术，能够在综合阶段就考虑物理布局信息，从而优化时序、面积和功耗。本文将详细介绍Physical Aware Synthesis的概念、流程、关键技术以及需要注意的点。

## Physical Aware Synthesis概述

Physical Aware Synthesis（PAS）是一种在综合阶段就考虑物理布局信息的综合方法。与传统的逻辑综合不同，PAS通过引入物理布局信息，能够更准确地预测互连延迟、电容和电阻等物理效应，从而优化设计。

### 传统综合与PAS的区别
| 特性                | 传统综合              | Physical Aware Synthesis       |
|---------------------|-----------------------|---------------------------------|
| 布局信息            | 不考虑                | 考虑                            |
| 延迟估算            | 基于线负载模型        | 基于实际布局                    |
| 优化效果            | 可能不准确            | 更准确                          |
| 适用工艺            | 较大工艺节点          | 先进工艺节点                    |

## Physical Aware Synthesis流程

PAS的典型流程包括以下几个步骤：

1. **初始综合**  
   使用传统综合工具进行初步逻辑综合，生成门级网表。

2. **布局规划**  
   根据初步网表进行粗略布局规划（Floorplanning），确定模块的大致位置。

3. **物理综合**  
   结合布局信息进行综合优化，包括：
   - 时序优化
   - 面积优化
   - 功耗优化

4. **详细布局**  
   在物理综合的基础上进行详细布局（Placement），进一步优化物理参数。

5. **时钟树综合**  
   插入时钟树，优化时钟网络。

6. **最终优化**  
   根据详细布局和时钟树信息进行最终优化。

```mermaid
graph TD
    A[初始综合] --> B[布局规划]
    B --> C[物理综合]
    C --> D[详细布局]
    D --> E[时钟树综合]
    E --> F[最终优化]

关键技术与方法

1. 布局驱动的综合（Placement-Driven Synthesis）

在综合阶段引入布局信息，优化逻辑结构。
关键技术：
- 基于布局的延迟估算
- 逻辑重构（Logic Restructuring）

2. 时序优化

关键路径优化
缓冲器插入（Buffer Insertion）
门尺寸调整（Gate Sizing）

3. 功耗优化

时钟门控（Clock Gating）
电源门控（Power Gating）
动态电压频率调整（DVFS）

4. 面积优化

逻辑共享（Resource Sharing）
冗余逻辑消除（Redundancy Removal）

需要注意的点

1. 工具选择

选择支持PAS的综合工具（如Synopsys Design Compiler、Cadence Genus等）。
确保工具版本与工艺库兼容。

2. 工艺库准备

使用准确的工艺库（包含物理信息如RC参数）。
确保工艺库的完整性（包括时序、功耗、面积等模型）。

3. 约束设置

时序约束：设置合理的时钟频率、输入输出延迟。
面积约束：根据设计需求设置最大面积。
功耗约束：设置最大动态功耗和静态功耗。

4. 布局规划

模块布局应合理，避免长互连线。
考虑电源网络和时钟网络的分布。

5. 迭代优化

PAS通常需要多次迭代才能达到理想效果。
每次迭代后需检查时序、面积和功耗是否满足要求。

6. 设计层次化

对于大型设计，采用层次化方法（Hierarchical Design）可以降低复杂度。
确保顶层和子模块的约束一致。

常见问题与解决方案

问题1：时序违例（Timing Violation）

原因：布局不合理或约束设置不当。
解决方案：
- 重新优化布局。
- 调整缓冲器插入策略。
- 放宽时序约束（如降低时钟频率）。

问题2：面积过大

原因：逻辑冗余或优化不足。
解决方案：
- 启用资源共享和冗余消除。
- 使用更激进的面积优化选项。

问题3：功耗过高

原因：动态功耗或静态功耗过大。
解决方案：
- 启用时钟门控和电源门控。
- 优化信号活动率。

结论

Physical Aware Synthesis是现代集成电路设计中不可或缺的技术，尤其在先进工艺节点下，其优势更加明显。通过合理的工具选择、约束设置和迭代优化，可以显著提升设计的性能、面积和功耗表现。然而，PAS也带来了更高的复杂性和计算成本，因此需要设计者充分理解其原理和方法，并在实际项目中灵活应用。

参考文献
1. “Physical Aware Synthesis for Advanced Nodes”, Synopsys Whitepaper, 2021.
2. “VLSI Physical Design Automation”, Sadiq M. Sait, 1999.
3. “Digital Integrated Circuits”, Jan M. Rabaey, 2003.
”`

这篇文章总计约2800字，涵盖了Physical Aware Synthesis的流程、关键技术、注意事项以及常见问题解决方案。内容以Markdown格式呈现，包含表格、流程图和章节划分，便于阅读和理解。