verilog中的操作符有哪些

这篇文章给大家分享的是有关verilog中的操作符有哪些的内容。小编觉得挺实用的，因此分享给大家做个参考，一起跟随小编过来看看吧。

    1，算数操作符；     2，关系操作符；

    3，相等操作符；    4，逻辑操作符；

    5，按位操作符；    6，归约操作符；

    7，移位操作符；    8，条件操作符；

    9，连接操作符；    10，赋值操作符；  

下面做详细介绍：

1，算数操作符； 

1. 加(+);

2. 减(-);

3. 乘(*);

4. 除(/);

5. 求模(%); 

2，关系操作符； 

1. 大于 (>);

2. 小于(<);

3. 大于等于(>=);

4. 小于等于(<=); 

3，相等操作符； 

1. "==",比较表达式的逻辑是否相等；

2. "!=",比较表达式的逻辑是否不相等；

3. "===",按位比较两个表达式的值是否相同；

4. "!===",按位比较两个表达式的值是否不相同； 

4，逻辑操作符； 

1. 逻辑与(&&);

2. 逻辑或(||);

3. 逻辑非(!);

5，按位操作符；

 位操作是对操作数按位进行“与”，“或”，“”非“等逻辑操作；

1. ~ (一元非), 逻辑非运算

2. & (二元与), 逻辑与运算

3. | (二元或), 逻辑或运算

4. ^ (二元异或), 逻辑异或运算

5. ~^,^~ (二元异或非，即同或), 逻辑同或运算

6，归约操作符； 

归约操作的操作数只有一个，并只产生一位结果。

1. & (归约与),将操作数的各位进行“与”操作的结果；

2. ~& (归约与非),对“归约与”取反；

3. | (归约或),将操作数的各位进行“或”操作的结果；

4. ~| (归约或非),对“归约或”取反；

5. ^ (归约异或)，如果操作数各位中有X或Z,那么结果为X.如果操作数各位均为0或1且有偶数个1，那么其结果为0；否则其结果为1.

7，移位操作符； 

1. 左移位操作符“<<”;

2. 右移位操作符“>>”; 

8，条件操作符； 

条件查找操作是根据条件表达式的值来选择执行表达式的，形式如下：

con_expr ？expr1:expr2

其中， con_expr是条件表达式，他的结果为真或假；expr1，expr2是待选的执行表达式。当 con_expr为真时，选择执行expr1，否则选择执行expr2. 

9，连接操作符； 

连接操作符是把位于大括号“{ }”中的两个及以上用“,”分隔的小表达式连接在一起，形成一个大表达式。 

10，赋值操作符；

1. 阻塞赋值操作符“=”；

2. 非阻塞赋值操作符“<=”；

感谢各位的阅读！关于“verilog中的操作符有哪些”这篇文章就分享到这里了，希望以上内容可以对大家有一定的帮助，让大家可以学到更多知识，如果觉得文章不错，可以把它分享出去让更多的人看到吧！