Cortex M架构与Cortex A架构中断系统的区别是什么

这篇文章主要介绍了Cortex M架构与Cortex A架构中断系统的区别是什么，具有一定借鉴价值，感兴趣的朋友可以参考下，希望大家阅读完这篇文章之后大有收获，下面让小编带着大家一起了解一下。

Cortex M架构，典型就是STM32系列，比如STM32F103(Cortex M3)。

Cortex A架构，可以细分为Cortex A7，Cortex A8，Cortex A9，Cortex  A15等，比如NXP的IMX6系列，TI的AM335X系列等。

Cortex M主要用在微控制器领域，Cortex R主要用在对实时性要求比较高的领域，Cortex A主要用在高端应用领域。

Cortex M架构

在Cortex  M架构中，比如STM32F103，中断向量表是写在启动文件当中，一般为startup_stm32f10x_hd.s或者startup_stm32f10x_md.s中，.s结尾为汇编文件，这个汇编语言写的启动文件的作用，是在板子上电后为C语言代码的运行做好初始化工作，比如设置堆栈大小，设置中断向量表等，然后再跳转到main函数去执行你的C代码。文件内容如下(部分省略)：

设置栈大小

Stack_Size      EQU     0x00000400

设置堆大小

Heap_Size       EQU     0x00000200

; Vector Table Mapped to Address 0 at Reset后面很多 DCD  的就是STM32的中断向量表，系统所有可用的中断都写在这里，包括外部中断、定时器中断、DMA中断、IIC中断、串口中断等。

Stack_Size      EQU     0x00000400                  AREA    STACK, NOINIT, READWRITE, ALIGN=3 Stack_Mem       SPACE   Stack_Size __initial_sp                                                    ; <h> Heap Configuration ;   <o>  Heap Size (in Bytes) <0x0-0xFFFFFFFF:8> ; </h>  Heap_Size       EQU     0x00000200                  AREA    HEAP, NOINIT, READWRITE, ALIGN=3 __heap_base Heap_Mem        SPACE   Heap_Size __heap_limit                  PRESERVE8                 THUMB   ; Vector Table Mapped to Address 0 at Reset                 AREA    RESET, DATA, READONLY                 EXPORT  __Vectors                 EXPORT  __Vectors_End                 EXPORT  __Vectors_Size  __Vectors       DCD     __initial_sp               ; Top of Stack                 DCD     Reset_Handler              ; Reset Handler                 DCD     NMI_Handler                ; NMI Handler                 DCD     HardFault_Handler          ; Hard Fault Handler                 DCD     MemManage_Handler          ; MPU Fault Handler                 DCD     BusFault_Handler           ; Bus Fault Handler                 DCD     UsageFault_Handler         ; Usage Fault Handler                 DCD     0                          ; Reserved                 DCD     0                          ; Reserved                 DCD     0                          ; Reserved                 DCD     0                          ; Reserved                 DCD     SVC_Handler                ; SVCall Handler                 DCD     DebugMon_Handler           ; Debug Monitor Handler                 DCD     0                          ; Reserved                 DCD     PendSV_Handler             ; PendSV Handler                 DCD     SysTick_Handler            ; SysTick Handler                  ; External Interrupts                 DCD     WWDG_IRQHandler            ; Window Watchdog                 DCD     PVD_IRQHandler             ; PVD through EXTI Line detect                 DCD     TAMPER_IRQHandler          ; Tamper                 DCD     RTC_IRQHandler             ; RTC                 DCD     FLASH_IRQHandler           ; Flash                 DCD     RCC_IRQHandler             ; RCC                 DCD     EXTI0_IRQHandler           ; EXTI Line 0                 DCD     EXTI1_IRQHandler           ; EXTI Line 1                 DCD     EXTI2_IRQHandler           ; EXTI Line 2                 DCD     EXTI3_IRQHandler           ; EXTI Line 3                 DCD     EXTI4_IRQHandler           ; EXTI Line 4                 DCD     DMA1_Channel1_IRQHandler   ; DMA1 Channel 1                 DCD     DMA1_Channel2_IRQHandler   ; DMA1 Channel 2                 DCD     DMA1_Channel3_IRQHandler   ; DMA1 Channel 3                 DCD     DMA1_Channel4_IRQHandler   ; DMA1 Channel 4                 DCD     DMA1_Channel5_IRQHandler   ; DMA1 Channel 5                 DCD     DMA1_Channel6_IRQHandler   ; DMA1 Channel 6                 DCD     DMA1_Channel7_IRQHandler   ; DMA1 Channel 7                 DCD     ADC1_2_IRQHandler          ; ADC1 & ADC2                 DCD     USB_HP_CAN1_TX_IRQHandler  ; USB High Priority or CAN1 TX                 DCD     USB_LP_CAN1_RX0_IRQHandler ; USB Low  Priority or CAN1 RX0                 DCD     CAN1_RX1_IRQHandler        ; CAN1 RX1                 DCD     CAN1_SCE_IRQHandler        ; CAN1 SCE                 DCD     EXTI9_5_IRQHandler         ; EXTI Line 9..5                 DCD     TIM1_BRK_IRQHandler        ; TIM1 Break                 DCD     TIM1_UP_IRQHandler         ; TIM1 Update                 DCD     TIM1_TRG_COM_IRQHandler    ; TIM1 Trigger and Commutation                 DCD     TIM1_CC_IRQHandler         ; TIM1 Capture Compare                 DCD     TIM2_IRQHandler            ; TIM2                 DCD     TIM3_IRQHandler            ; TIM3                 DCD     TIM4_IRQHandler            ; TIM4                 DCD     I2C1_EV_IRQHandler         ; I2C1 Event                 DCD     I2C1_ER_IRQHandler         ; I2C1 Error                 DCD     I2C2_EV_IRQHandler         ; I2C2 Event                 DCD     I2C2_ER_IRQHandler         ; I2C2 Error                 DCD     SPI1_IRQHandler            ; SPI1                 DCD     SPI2_IRQHandler            ; SPI2                 DCD     USART1_IRQHandler          ; USART1                 DCD     USART2_IRQHandler          ; USART2                 DCD     USART3_IRQHandler          ; USART3                 DCD     EXTI15_10_IRQHandler       ; EXTI Line 15..10                 DCD     RTCAlarm_IRQHandler        ; RTC Alarm through EXTI Line                 DCD     USBWakeUp_IRQHandler       ; USB Wakeup from suspend                 DCD     TIM8_BRK_IRQHandler        ; TIM8 Break                 DCD     TIM8_UP_IRQHandler         ; TIM8 Update                 DCD     TIM8_TRG_COM_IRQHandler    ; TIM8 Trigger and Commutation                 DCD     TIM8_CC_IRQHandler         ; TIM8 Capture Compare                 DCD     ADC3_IRQHandler            ; ADC3                 DCD     FSMC_IRQHandler            ; FSMC                 DCD     SDIO_IRQHandler            ; SDIO                 DCD     TIM5_IRQHandler            ; TIM5                 DCD     SPI3_IRQHandler            ; SPI3                 DCD     UART4_IRQHandler           ; UART4                 DCD     UART5_IRQHandler           ; UART5                 DCD     TIM6_IRQHandler            ; TIM6                 DCD     TIM7_IRQHandler            ; TIM7                 DCD     DMA2_Channel1_IRQHandler   ; DMA2 Channel1                 DCD     DMA2_Channel2_IRQHandler   ; DMA2 Channel2                 DCD     DMA2_Channel3_IRQHandler   ; DMA2 Channel3                 DCD     DMA2_Channel4_5_IRQHandler ; DMA2 Channel4 & Channel5 __Vectors_End  __Vectors_Size  EQU  __Vectors_End - __Vectors                  AREA    |.text|, CODE, READONLY

其中“__initial_sp”就是第一条中断向量，存放的是栈顶指针，接下来是第 2 行复位中断复位函数Reset_Handler  的入口地址，依次类推，直到最后一个中断服务函数DMA2_Channel4_5_IRQHandler 的入口地址，这样 STM32F103  的中断向量表就建好了。

中断使用方法：

1、配置中断向量表（ST提供）。 2、配置NVIC(内嵌向量中断控制器)。  3、中断使能。 4、中断服务函数。

先配置好中断向量表(自动)，然后配置一下IO口，配置NVIC来管理中断，使能中断，最后编写中断服务函数，中断服务函数里是我们真正想做的事情。

这个思路也适合于Cortex A架构，只是中断系统不同，中断管理器也不同，STM32中的中断管理器是NVIC，Cortex  A架构的中断管理器是GIC控制器。GIC 是 ARM 公司给 Cortex-A/R 内核提供的一个中断控制器。

Cortex A架构

下表为Cortex  A架构中断向量表，这个表也是写在.s结尾的启动文件当中，为C语言代码的运行提供前期的初始化工作，只有做好了初始化，你的C语言代码才会运行，启动文件中做好初始化以后，会跳转到你的main函数。

可以发现比STM32的中断少了很多，只有八个中断，还有一个未使用。其中我们最常用的中断是复位中断和 IRQ 中断。

实际上Cortex A架构是不可能只有这么少的中断，Cortex-A 内核 CPU 的所有外部中断都属于IQR 中断，当任意一个外部中断发生的时候都会触发  IRQ 中断。在 IRQ 中断服务函数里面就可以读取指定的寄存器来判断发生的具体是什么中断，进而根据具体的中断做出相应的处理，如下图：

中断解释：

1、复位中断(Rest)，CPU 复位以后就会进入复位中断，我们可以在复位中断服务函数里面做一些初始化工作，比如初始化 SP 指针、DDR 等等。

2、未定义指令中断(Undefined Instruction)，如果指令不能识别的话就会产生此中断。

3、软中断(Software Interrupt,SWI)，由 SWI 指令引起的中断，Linux 的系统调用会用  SWI指令来引起软中断，通过软中断来陷入到内核空间。

4、指令预取中止中断(Prefetch Abort)，预取指令的出错的时候会产生此中断。

5、数据访问中止中断(Data Abort)，访问数据出错的时候会产生此中断。

6、IRQ 中断(IRQ Interrupt)，外部中断，芯片内部的外设中断都会引起此中断的发生。

7、FIQ 中断(FIQ Interrupt)，快速中断，如果需要快速处理中断的话就可以使用此中。

存放地址

中断向量表都是链接到代码的最前面，比如一般 ARM 处理器都是从地址 0X0000 0000 开始执行指令的，那么中断向量表就是从0X0000 0000  开始存放的。

在STM32中，一般代码是下载到 0X0800 0000开始的存储区域中。因此中断向量表是存放到 0X0800 0000 地址处的，而不是  0X00000000。这种是通过中断向量表偏移实现的。

感谢你能够认真阅读完这篇文章，希望小编分享的“Cortex M架构与Cortex A架构中断系统的区别是什么”这篇文章对大家有帮助，同时也希望大家多多支持亿速云，关注亿速云行业资讯频道，更多相关知识等着你来学习!